BMM_Theory 软件架构

1. 分层视图

┌─────────────────────────────────────────────────────────┐
│ CLI (__main__.py)   recommend / evaluate 两种模式         │
├─────────────────────────────────────────────────────────┤
│ 应用层                                                   │
│  ├─ router.BranchRouter   case -> 分支决策 + 方案 + 时延  │
│  └─ evaluator.PlanEvaluator  (case, 方案) -> 校验 + 时延  │
├─────────────────────────────────────────────────────────┤
│ 分支层 (branches/)  —— 每个分支一个文件, 三个接口          │
│  ├─ merge_batch.py   MergeBatchBranch                    │
│  ├─ iter_batch.py    IterBatchBranch                     │
│  ├─ (asw_basic.py    待迭代)                              │
│  └─ (stream_k.py     待迭代)                              │
│      统一接口: check_conditions / make_plan / evaluate    │
├─────────────────────────────────────────────────────────┤
│ 模型层                                                   │
│  ├─ models.py   BmmCase / ImplPlan / HardwareTiming      │
│  └─ timing.py   MTE2 / MMAD / Fixpipe / Reduce 时延引擎   │
├─────────────────────────────────────────────────────────┤
│ 硬件层 (hardware/)                                       │
│  └─ ascend950pr.py  NpuSpec 参数表 (换芯片只换这份)        │
├─────────────────────────────────────────────────────────┤
│ IO 层 (io_csv.py)  case/plan/result 的 csv 读写           │
└─────────────────────────────────────────────────────────┘

2. 两种工作模式的数据流

模式 1: 方案推荐 (recommend)

cases.csv ──> load_cases ──> BranchRouter.route(case)
                                  │ 决策树: 前置归约 -> B>=C? -> IterBatch/MergeBatch 仲裁
                                  ▼
                        ImplPlan (标准结构体) + HardwareTiming
                                  ▼
                 result.csv (case + plan_* + 时延 + 瓶颈 + 建议)
                 plans.csv  (纯方案表, 可作模式 2 输入)

模式 2: 方案评估 (evaluate)

cases.csv + plans.csv ──> PlanEvaluator.evaluate(case, plan)
                               │ 1. 硬件约束校验 (L0C/L0A/L0B/L1 容量, dValue, 核数)
                               │ 2. 按方案分支调用对应时延模型
                               │ 3. 瓶颈分析 + 优化建议
                               ▼
                    eval.csv (feasible / violations / 时延 / advice)

3. 关键设计决策

3.1 ImplPlan 是系统的"通用货币"

推荐模式的输出与评估模式的输入共用同一个结构体 ImplPlan（models.py），字段分四组：

组	字段	说明
分支与核间切分	branch, used_core_num, split_b, m_cnt, n_cnt, grid_k, core_map	第一性问题: 核间怎么分 B/M/N/K
核内 tiling	b_core, merge_b0, single_core_m/n/k, k_l1, b_l1, l1_form, base_m/n/k	第二性问题: 核内 tile
Cache 策略	l2_policy_in, l2_policy_out, swizzle_w, workspace_bytes	L2 驻留/直写、滑窗
流水策略	tail_strategy, fixpipe_unitflag, out_dtype_bytes	尾轮 A0/A1a/A1b/方案B、unitflag

to_row() / from_row() 负责与 csv 的双向转换，字段名即 csv 列名。

3.2 分支 = 自包含插件

每个分支类实现三个方法：

class Branch:
    def check_conditions(case) -> list[ConditionCheck]  # 逐条进入条件判定 (可解释)
    def make_plan(case) -> ImplPlan                     # 理论最优方案生成
    def evaluate(case, plan) -> HardwareTiming          # 时延评估

新增分支 = 在 branches/ 下加一个文件 + 在 router.py 注册。互不依赖，可独立迭代。

3.3 硬件参数与逻辑分离

hardware/ascend950pr.py 的 NpuSpec 集中所有芯片常数（核数/算力/各级容量/带宽/搬移效率经验值/T_cmd）。所有分支通过 self.spec 取参数——换芯片时新增一份参数表即可，分支逻辑零改动。

3.4 时延引擎统一在 timing.py

分支不各自造轮子，统一调用 timing.py 的四个函数：

eval_mte2(move) —— GM/L2 两段搬入 + DMA 命令开销
eval_mmad(flops) —— Cube 计算
eval_fixpipe(bytes, to_l2) —— 搬出（直写 GM 或驻留 L2）
eval_streamk_reduce(...) —— StreamK 归约（部分和 4B 驻留 L2、AIV 求和）

assemble_timing(...) 汇总并判瓶颈。带宽模型：每核独立 DMA 引擎、带宽按核数配平（尾轮文档 §2.4），活跃核数 < C 时聚合带宽按比例下降。

4. 扩展指南（后续迭代）

接 ASW_Basic: 新建 branches/asw_basic.py，实现三接口；进入条件 P = B·MN·4B/L0C ≥ C；方案含 BaseM/N → SingleCoreM/N → mCnt/nCnt → swizzle W → L2 分组 → 尾轮策略（A1b 为基准，v1.5 判定流程）；在 router.py 兜底分支注册。
接 StreamK: 进入条件 P ≤ C/2 + K 阈值 θ_c≈12；时延加 eval_streamk_reduce；workspace 按 4B·部分和计。
换芯片: 复制 hardware/ascend950pr.py 改常数，NpuSpec 接口不变。
标定 T_cmd: 当前取 50ns 估计值，实测后改 t_cmd_ns 一处即可。

6.0 KiB Raw Blame History Unescape Escape